导读:本文包含了抖动缓冲器论文开题报告文献综述及选题提纲参考文献，主要关键词:相位抖动,时钟信号,相位噪声,缓冲器
抖动缓冲器论文文献综述
Fran,Boudreau[1]（2016）在《对时钟缓冲器数据手册中附加抖动性能的理解》一文中研究指出时钟扇出缓冲器常被用于需要分发时钟信号的多个副本的时钟应用之中。要为时钟应用选择合适的时钟扇出缓冲器,在比较不同产品数据手册规格之前,理解附加相位抖动规格是十分有帮助的。附加相位抖动依赖于输入时钟的信号转换率(slew rate)、输入相位噪声和输入频率时钟分发IC不能独立产生时钟信号,因此除非有输入信号,否则不能测量相位噪声。最常用于衡量时钟分发IC质量的术语是附加相位抖动(additive jitter),或者在指定(本文来源于《今日电子》期刊2016年01期）
[2]（2013）在《ADI推出提供低抖动的时钟缓冲器和分频器》一文中研究指出Analog Devices,Inc.(ADI)最近发布了一款时钟缓冲器和分频器ICAD9508,该电路结合了高速、极低抖动(12kHz至20MHz频段为41fs)及可选分频功能。该1.65GHz时钟缓冲器设计用于要求具有最佳SNR(信噪比)性能的超高速数据转换的通信、仪器仪表、防务和航空航天设备。该器件包括四个带总线可编程分频(最大整数为1024)和相位延迟的专用输出分频器及自动同步功能。(本文来源于《中国集成电路》期刊2013年03期）
王广才[3]（2005）在《以太网电路仿真中抖动缓冲器性能对业务时延影响的研究》一文中研究指出电路仿真中影响业务时延的因素很多,本文主要研究抖动缓冲器的性能对业务时延的影响。通过对抖动缓冲器建模、仿真,分析了仿真分组大小以及抖动缓冲器的存储容量和业务时延的关系并得出一些结论。在此基础上提出了划分缓冲子区的存储策略并证明了该策略的有效性。(本文来源于《现代有线传输》期刊2005年02期）
抖动缓冲器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
Analog Devices,Inc.(ADI)最近发布了一款时钟缓冲器和分频器ICAD9508,该电路结合了高速、极低抖动(12kHz至20MHz频段为41fs)及可选分频功能。该1.65GHz时钟缓冲器设计用于要求具有最佳SNR(信噪比)性能的超高速数据转换的通信、仪器仪表、防务和航空航天设备。该器件包括四个带总线可编程分频(最大整数为1024)和相位延迟的专用输出分频器及自动同步功能。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
抖动缓冲器论文参考文献
[1].Fran,Boudreau.对时钟缓冲器数据手册中附加抖动性能的理解[J].今日电子.2016
[2]..ADI推出提供低抖动的时钟缓冲器和分频器[J].中国集成电路.2013
[3].王广才.以太网电路仿真中抖动缓冲器性能对业务时延影响的研究[J].现代有线传输.2005