导读:本文包含了门级网表论文开题报告文献综述及选题提纲参考文献，主要关键词:硬件木马检测,门级网表,特征提取,支持向量机
门级网表论文文献综述
谢欣[1]（2019）在《基于特征提取和支持向量机的门级网表硬件木马检测技术研究》一文中研究指出随着集成电路的发展和半导体产业的全球化,硬件安全问题已成为信息安全和系统安全领域普遍关注的问题。硬件木马可以篡改电路功能、泄露机密信息、降低系统可靠性,甚至使芯片失效。被恶意植入木马的芯片一旦应用于金融、通信、国防等关键领域,将会导致严重的安全问题甚至巨大的经济损失。因此,开展硬件木马检测技术的研究是十分有必要的,具有广泛的现实意义。本文针对电路的门级网表,对硬件木马的检测方法进行了深入研究,主要完成了以下工作:(1)将硬件木马的检测问题转换为木马电路和信号的分类问题,提出了一种全新的基于支持向量机的硬件木马检测流程。通过对电路进行特征分析和提取,使用支持向量机(Support Vector Machine,SVM)训练决策模型并对待测电路进行分类,从而检测出该待测电路是否为木马电路。该检测算法执行速度快,效率高,且无需用测试模型来激活木马,是一种静态木马检测方法。(2)研究了一种基于可控制性和可观察性的硬件木马特征提取方法。通过对门级网表进行可控性和可观察性分析以及k-means无监督学习,并结合电路规模统计数据进行特征融合,建立了硬件木马门级网表的特征库,并用于后续支持向量机的训练,完成对木马电路的检测。Trust-HUB数据库上的实验结果表明,该特征提取方法能够实现硬件木马电路的准确检测。(3)研究了基于电路可测试性分析和结构分析的硬件木马检测方法。通过电路结构分析和可测性分析提取木马信号相关的电路特征,用支持向量机对木马信号进行准确分类。最后通过对分类结果的分析,得到木马信号列表,使得可以完全恢复插入的木马并隔离其触发和有效载荷电路。(本文来源于《浙江大学》期刊2019-01-01）
田素雷,刘海龙,刘淑涛[2]（2015）在《RTL到门级网表的等价性验证方法》一文中研究指出等价性验证在ASIC设计中的应用愈发广泛。等价性验证不需要测试向量,能够判断修改前后两个设计功能是否一致,还可以发现设计中的缺陷。针对等价性验证出现的问题,本文重点分析了验证失败的原因以及对应的解决办法,消除了网表使用寄存器QN端以及RTL冗余寄存器引起的验证问题。项目实践表明上述方法在等价性验证中是行之有效的。(本文来源于《中国集成电路》期刊2015年03期）
徐冉冉,孟海波,桂小琰,申小伟,安述倩[3]（2014）在《面向门级网表的VLSI叁模冗余加固设计》一文中研究指出航天器在宇宙空间易受粒子的影响而产生错误,叁模冗余技术是一种有效的容错机制。但是,现有的叁模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性。提出一种功能无关的VLSI门级网表叁模冗余加固通用设计方案。通过对时序器件和组合逻辑器件进行不同的加固设计,实现叁模冗余。根据对不同的工艺库的识别与理解,本方案还进行了驱动能力优化等。通过将上述方案工具化,并利用已有的众核处理器网表进行实验评估,全局时序器件加固面积增加为原始网表面积的185%,局部时序器件加固面积增加为原网表的1%~80%,加固方案可按设计需求配置。实验数据表明,加固后的网表中关键路径的平均时延增加为22.15%~22.86%,在设计需求配置下,性能可满足用户要求。(本文来源于《计算机工程与科学》期刊2014年12期）
舒毅,蔡刚,杨海钢[4]（2014）在《一种适用于门级网表的混合式静态功耗优化方法》一文中研究指出进入深亚微米集成电路设计阶段,静态功耗所占整体功耗的比例快速增大,使之成为当前设计流程中的关键优化步骤。该文提出一种适用于门级网表的混合式静态功耗优化方法。该方法结合了整数规划和启发式算法,以减小电路时序裕量的方式换取电路静态功耗的改善。整体优化流程从一个满足时序约束的设计开始,首先利用整数规划为网表中的逻辑门单元寻找一个较低静态功耗的最优替换单元;其次结合当前所用门单元和最优替换单元的物理和电学参数,按优先级方式逐层替换电路中所有的逻辑门节点;最后利用启发式方法修复可能出现的最大延时违规情况。整体优化流程将在上述步骤中不断迭代直至无法将现有时序裕量转换为功耗的改善。针对通用测试电路的实验结果表明,采用该方法优化后电路静态功耗平均减小10%以上,最高达26%;与其它方法相比,该方法不仅大幅降低了功耗,而且避免了优化后电路最大延时的过度恶化,其最大延时违反量小于5 ps。(本文来源于《电子与信息学报》期刊2014年08期）
房磊[5]（2014）在《基于门级网表的硬件木马检测技术研究》一文中研究指出随着集成电路的发展以及集成电路设计和生产的全球化,集成电路本身的安全问题引起了广泛的关注,目前已经发生了多起由于集成电路安全问题而影响到国家安全的案例,因此非常有必要对集成电路中可能存在的硬件木马电路进行检测。硬件木马能够在RTL设计阶段、DFT设计阶段、布局布线阶段或者芯片最终制造阶段插入,其可能被植入到专用集成电路(ASICs)、商用模块中(COTS)或微处理器中等模块中。我们能够得到这些电路的门级网表,因此本文进行了基于门级网表的硬件木马检测技术的研究,主要内容为:1.根据硬件木马电路的触发电路和执行电路的分类,分析其特征,并完成木马电路的特征提取;然后对待检测电路(CUD)的不同功能模块进行分析,根据其特点确定了基于门级网表的硬件木马检测技术的适用范围;2.在对电路的功能进行分析后,然后根据木马电路的结构特征,完成了对异常端口、异步电路、不可测电路和低翻转率节点等可疑信号的检测;3.根据ATPG的等价性原理,完成可疑信号中等价信号和冗余信号的移除,减少可疑信号的数量;然后根据可疑信号之间的相关性将可疑信号划分为可疑模块,随后根据模块的规模和特征分别通过拓扑或仿真两种方式获得其翻转概率,并通过翻转概率对可疑模块进行评估,进一步降低可疑信号的数量;最后通过对可疑信号进行修正,获取尽可能完整的木马电路;4.通过对网表文件的语义分析,以邻接表的数据结构完成门级网表在内存中的存储,并对时钟网络、复位网络和逻辑网路进行分离,对门级网表电路特征和抽象特征进行分析,确定门级网表数据存储结构。5.完成可疑模块和宿主电路的层次化,并分析可疑模块与宿主电路的连接关系,然后通过可疑模块的仿真和门级网表的电路特征,实现对木马电路的分析和确认;6.将基于门级网表的硬件木马检测技术和流程封装在图形用户界面(GUI)中,提供了一个简洁直观的方式实现门级网表上的硬件木马检测。(本文来源于《电子科技大学》期刊2014-04-30）
罗春明[6]（2009）在《Verilog门级网表解析器》一文中研究指出在EDA设计流程中,逻辑综合能够将以硬件描述语言描述的逻辑设计转化为硬件电路的门级网表文件。逻辑综合工具一般可生成EDIF、VHDL或者Verilog等格式的网表文件。其中Verilog是前端功能设计中使用最为广泛的硬件描述语言,作为它的子集的Verilog门级网表文件也有着非常广泛的应用。本文详细介绍了Verilog门级网表的概念以及解析工具的实现方法。并基于该解析器,进一步提出了一些对网表处理的新方法以及对外部工具使用的新的接口机制。解析器对未定义模块的黑盒支持可以帮助处理在设计流程中使用的外部库的问题。网表的层次化和扁平化处理可以对网表进行层次和扁平性上的转换,从而有益网表的使用。解析器中的回调机制可以提供第叁方工具访问更为友好和便利的接口。(本文来源于《复旦大学》期刊2009-09-20）
蒿杰,彭思龙[7]（2009）在《基于超图模型的大规模门级网表层次化聚类算法》一文中研究指出为了克服现有层次化方法通用性差、运算效率不高、电路结构提取不准等缺点,提出了一种基于超图模型的层次化聚类算法.首先对网表中最基本的迭代、总线、扇入和串联结构进行自动识别,然后将这4种基本结构按不同的组合方式进行多级聚类,最终建立起了网表的层次化结构.由于文中基本结构聚类算法是专门针对超图数据结构设计的,其时间复杂度较低.实验结果表明,该算法既可以得到较准确的层次信息,又能保证较高的运算速度,对各种应用均有较好的效果.(本文来源于《计算机辅助设计与图形学学报》期刊2009年01期）
门级网表论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
等价性验证在ASIC设计中的应用愈发广泛。等价性验证不需要测试向量,能够判断修改前后两个设计功能是否一致,还可以发现设计中的缺陷。针对等价性验证出现的问题,本文重点分析了验证失败的原因以及对应的解决办法,消除了网表使用寄存器QN端以及RTL冗余寄存器引起的验证问题。项目实践表明上述方法在等价性验证中是行之有效的。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
门级网表论文参考文献
[1].谢欣.基于特征提取和支持向量机的门级网表硬件木马检测技术研究[D].浙江大学.2019
[2].田素雷,刘海龙,刘淑涛.RTL到门级网表的等价性验证方法[J].中国集成电路.2015
[3].徐冉冉,孟海波,桂小琰,申小伟,安述倩.面向门级网表的VLSI叁模冗余加固设计[J].计算机工程与科学.2014
[4].舒毅,蔡刚,杨海钢.一种适用于门级网表的混合式静态功耗优化方法[J].电子与信息学报.2014
[5].房磊.基于门级网表的硬件木马检测技术研究[D].电子科技大学.2014
[6].罗春明.Verilog门级网表解析器[D].复旦大学.2009
[7].蒿杰,彭思龙.基于超图模型的大规模门级网表层次化聚类算法[J].计算机辅助设计与图形学学报.2009