导读:本文包含了部分动态可重构论文开题报告文献综述及选题提纲参考文献，主要关键词:动态可重构网络,时变网络拓扑,服务质量,能量均衡机制
部分动态可重构论文文献综述
宋曜廷[1]（2019）在《部分节点失效情况下动态可重构网络修复机制的研究》一文中研究指出随着信息技术的发展,社会对于网络传输资源的需求日益增长,传统的基站式网络部署逐渐在众多使用场景下呈现出弊端。在业务逐渐细化出不同的需求参数的情况下,合理的资源调配方式成为网络研究的主要方向。网络需求的状态与用户需求状态息息相关,故而动态网络部署在传统基站不可控式网络部署的原理之上,具有无可比拟的优势——可以随业务模式的更改而改变自身网络形态。可重构网络在应用过程中,由于自然条件恶劣、操作事故、大规模网络入侵或者噪声干扰强烈等物理方面的破坏,网络会遭受不同程度的损坏。由于网络遵循多跳式的网络制式,远距离的信息传输由于物理空间的作用,一定概率下会发生断裂或影响,使得节点、链路、网络之间在生产、工作以及通信方面被严重干扰。本文分析部分节点失效情况的影响,以优化网络剩余节点资源配置以满足原网络需求为目标,以MWSN(移动无线传感器网络)和MANET(移动自组织网络)为研究对象,研究自主可控节点的行为的优化算法。在这种网络状态下,两个遥远的节点之间形成的路径对于不可预测的节点运动造成的影响非常敏感,同时,这种网络状态普遍资源有限,用于数据传输的路径必须测试用于数据转发的链路质量和时间。在资源受限情况下针对目标行为的优化,论文的主要贡献如下:本文针对节点的移动性和拓扑结构的关系,将基于图论和通信能耗建立网络模型,将节点的移动性分为可控与不可控两种状态加入模型,将移动能耗与通信能耗结合考虑,从节点移动重构网络的角度,分析平衡网络质量和网络寿命的方式。同时,本论文根据图论完成动态可重构网络的修补行为研究,将从通信和图论的角度对动态可重构网络节点群进行建模,对于参数进行优化调试以满足多种环境。针对网络修复及网络性能优化,论文将提出一种MMT(移动模型变换)算法,该算法基于蚁群算法和对于每个节点对间链路质量和链路延迟进行估计的算法将网络修复与优化按步骤分为节点位置分配算法、链路加固算法、链路拆解—搭建算法、能量均衡算法几个部分。其中,算法以链路质量和延迟为优化目标,并优化能量平衡算法中簇头选取机制,在路由决策中考虑了剩余能量和能量密度,达到能量均衡目的,优化目标动态可重构网络的寿命。本论文将通过仿真实验表明,本论文所提出算法的节点修复行为对于部分节点失效状态的修复情况,并检测在该环境中,算法中的特定移动功耗下网络性能恢复率。仿真结果将证明本论文算法在修复过程中与现有协议相比能有效地减少丢包和端到端延迟来提高可靠性,同时优化网络的寿命。(本文来源于《哈尔滨工业大学》期刊2019-01-01）
谢达,宋林峰,董宜平,胡凯[2]（2018）在《基于聚类分区算法的FPGA高效动态部分可重构设计》一文中研究指出当前基于现场可编程门阵列(FPGA)的动态部分可重构设计已经成为实现硬件加速的最热门方法之一,但分区的方法直接影响可重构区域面积和重配置时间。因此,研究将可重构系统划分为许多可重构模块(RMs),并分配到FPGA上的可重构区域(RRs)的方法具有重要意义。在分析和评价现有分区技术的重构时间和区域面积利用率的基础上,提出了一种新的动态部分可重构方案。该方法基于图形聚类算法对分区过程进行优化,自动寻找最优分区方案,并在重配置过程中实现了可重构区域之间走线的动态连接,最终实现重构时间和区域面积的同时优化,与Vipin算法方案相比,该设计方案的重配置时间减少了约10%,可重构面积减少了约18.5%。(本文来源于《电子与封装》期刊2018年09期）
徐健,李贺,龚东磊,方明[3]（2016）在《基于FPGA的动态部分可重构智能I/O接口设计与实现》一文中研究指出由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,基于Vivado2014.4和Peta Linux开发环境和开发工具,以RS232,RS422,CAN总线接口为例,通过TCP/IP网络数据包切换总线接口配置指令,动态切换对应的局部比特流文件,以按需通信方式实现各接口的实际配置。仿真实验结果表明,部分可重构技术与片上系统技术的结合使得产品设计流程更加灵活,可降低产品对硬件的依赖度和更新换代的成本,减小资源和功耗的消耗,在一定程度上提升产品的安全性及可靠性。(本文来源于《计算机工程》期刊2016年06期）
杨恒[4]（2015）在《基于动态部分可重构FPGA的计算机组成原理实验平台设计》一文中研究指出随着电子信息科学技术的快速发展,计算机技术和集成电路技术也取得了快速的发展,现代电子电路系统设计技术发生了重大的变化。采用传统的小规模集成电路芯片加连线的设计方法,既费时又消耗大量器材,已经不能满足现代电子系统设计的要求。计算机仿真教学已成为培养学生工程实践能力的重要手段。本文开发出了一套具有上位机软件系统和下位机硬件系统的计算机组成原理实验系统,对于学生巩固计算机组成原理课程的理论,CPU各个功能部件如何工作,促进学生的感性认识,培养学生计算机应用能力和创新能力等方面起了积极的作用。在上位机的设计开发中,使用了C++-builder 6.0开发出了一套具有可视化界面的上位机管理系统,实验者可以在上位机管理系统中对计算机组成的各个部分进行模拟设计、功能验证和指令编译与下载等功能。本文在对动态部分可重构FPGA做了深入研究的基础上,采用了动态部分可重构FPGA外加输入模块、显示模块、时钟模块的硬件电路结构设计出了实验系统的下位机。动态部分可重构FPGA的使用减少了硬件电路的占用空间,降低了硬件电路的复杂性,提高了硬件电路的稳定性。动态部分可重构FPGA的设计采用了基于EAPR (Early Access Partial Reconfiguration)的设计流程,并对下位机硬件系统的各个功能模块进行了设计与功能验证。本文采用了Xilinx公司的Planahead软件实现了动态部分可重构FPGA的设计,得到了可以提交给用户使用的具有完整功能的FPGA配置文件。并对上位机和下位机的功能进行了仿真验证。在文章的最后,总结了本论文的工作重点以及不足之处。(本文来源于《山东大学》期刊2015-04-25）
张吉昕[5]（2014）在《基于FPGA部分动态可重构技术的划分和调度算法研究》一文中研究指出FPGA提供灵活的现场可编程技术，在需要改变设计的时候而不需要重新再从头实现。FPGA动态可重构技术将这种灵活性进一步提高，通过在同一块硬件资源上分时复用不同的硬件任务模块，而不中断任务的运行。尽管动态可重构技术可以提高硬件资源的利用率，仍然会存在一些瓶颈，如由于运行时重新配置导致的重构时延以及由于查找表、互连线、SRAM存储单元等的泄漏功耗导致的静态功耗。动态可重构技术可以将硬件模块划分到部分可重构区域，在运行时将硬件模块换入换出。由于可重构区域不同的划分策略会影响着面积资源和重构时延，本文将部分可重构区域划分问题转换成标准的最大权重独立集问题，用自动化优化划分技术来解决。为了减少动态可重构过程中所引起的性能下降，采用预取（预重构）技术通过并行重构配置和其他任务执行来减少重构时延。然而，预取技术会受到任务之间的数据依赖关系的约束，这使得设计预取方式变得复杂起来。因此，本文在考虑任务之间的数据依赖关系的情况下优化重构调度，并用最短关键路径算法减小重构开销。实验结果表明对比现有调度预取策略本文方法可以显着降低重构时延，与枚举方法相比，几乎可以得到最优解并具有很高的加速比。FPGA功耗由动态功耗和静态功耗组成，现有一些技术可以降低动态功耗，例如Clock gating技术采用有选择的关闭芯片上时钟分布网络从而降低始终分布功耗。当不需要Clock scaling可以降低时钟频率从而降低运行时的功耗。动态可重构技术可以通过降低静态功耗进一步降低FPGA功耗。考虑到缺乏动态可重构的功耗估计模型，本文提供了一个灵活实验方法用于测量动态可重构系统中的功耗组成，并提出了一种低功耗的调度算法用于优化功耗和时延。通过实际工程实验验证了该算法的高效性。(本文来源于《武汉理工大学》期刊2014-04-01）
张宇,范建华,吕遵明,王统祥[6]（2014）在《FPGA动态部分可重构技术概述》一文中研究指出可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。(本文来源于《计算机与现代化》期刊2014年03期）
柴亚辉,张胜辉,黄卫春,刘觉夫,徐炜民[7]（2013）在《动态部分可重构系统空闲资源全集管理研究》一文中研究指出可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用。提出了一种基于单向栈的算法来寻找最大空闲矩形(MFR)。利用可重构计算单元的不同M值进出单向栈来找到所有最大空闲矩形。通过实验表明,算法通过使用单向栈与算法优化,有效地提高了查找空闲资源全集的性能。(本文来源于《计算机科学》期刊2013年02期）
张芷英,王俊荣,来金梅[8]（2012）在《一种适于动态部分可重构的NoC结构》一文中研究指出提出了一种适用于动态部分可重构系统的NoC结构,它的主要优点是通信效率高和可扩展性好.为适应动态部分重构,NoC不仅传输普通数据,而且传输配置位流数据.NoC将每个资源节点作为一个配置区域,在网络数据包中加入类型域以区分普通数据与配置数据,并相应地将网络接口分为普通接口与配置接口.采用ModelSim对随机均匀分布模式进行了仿真测试,得出所设计网络的最高吞吐率为0.40flit·cycle-1·IP-1.为了验证系统的有效性,通过在Xilinx Virtex4xc4vsx35-10芯片上构建原型系统进行实验.结果表明,系统能在50MHz上正常工作.(本文来源于《复旦学报(自然科学版)》期刊2012年06期）
肖建,刘波,梅晨,朱敏,杨军[9]（2012）在《粗粒度部分动态可重构的人脸检测》一文中研究指出人脸检测系统应用在嵌入式环境中需满足多种约束,高计算密集性、控制密集性是实时实现困难的主要原因.文中提出一种基于名为"REMUS-Ⅱ"的粗粒度动态可重构架构的人脸检测系统,把层迭型AdaBoost检测算法划分成多个非连续子任务,通过邮箱通信调度、配置流和数据流优化方法来提高指令级并行度和任务级并行度.实验结果表明,检测分辨率为640×480的图片可获得17帧/s的平均检测速度,正面人脸检测率保持在95%以上.在TSMC 65 nm CMOS工艺、200 MHz工作频率下,REMUS-Ⅱ面积约为24 mm~2,功率约为194 mW.(本文来源于《应用科学学报》期刊2012年03期）
张芷英[10]（2012）在《基于片上网络的动态部分可重构系统研究》一文中研究指出数字系统设计经常面临计算效率与通用性的矛盾,动态部分可重构系统被提出以解决该问题。随着半导体工艺技术的持续发展,单芯片晶体管数目己增长到数十亿,传统总线作为系统的互联结构已无法满足应用的通信效率与可扩展性需求。近年来,片上网络被提出用于取代总线结构,作为高效率、可扩展的通信介质。然而,已有的片上网络在应用到动态部分可重构系统时,忽略了重配置位流传输效率问题,配置位流传输一般是通过FPGA提供的配置接口完成。由于该方式的配置电路连接到整个芯片所有编程点,过长互联线将导致配置位流传输速度不足及可扩展性差的问题。针对该问题,本文提出了一种新型的基于片上网络的动态部分可重构系统。该系统充分利用了片上网络的优点,具有较高的配置位流传输效率及可扩展性。本文工作如下：第一,提出了基于片上网络的动态部分可重构系统芯片结构。该结构使用片上网络作为互联介质,并包含处理器节点、SRAM控制节点和FPGA IP核等节点。其将每个FPGA IP核作为一个重构区域,使用片上网络的资源网络接口作为动态逻辑与静态逻辑的接口,代替了对软件流程依赖性较高的总线宏或分区引脚,因此简化了设计。第二,提出并设计了适用于动态部分可重构系统的片上网络结构。该结构将传输数据分为普通数据与配置位流数据,并将资源网络接口分为数据接口和配置接口。在进行动态部分重配置时,配置位流使用片上网络传输,并通过配置接口下载到FPGA IP核。这样,位流传输效率得以提高。另外,由于为每个IP核设置了独立的配置接口,使得配置电路局部化,避免了配置电路的过长互联线,提高了系统的可扩展性。第叁,提出并设计了基于DMA模式的片上SRAM控制节点,用于控制重构系统中位流数据的存储与传输。相对于CPU控制传输模式,其传输效率高出约81倍。通过对片上网络进行仿真实验,得出片上网络能正确完成普通数据传输,配置位流传输及下载的功能；综合数据得出片上网络最高工作时钟频率为600MHz,配置接口工作频率为150MHz,高于Xilinx FPGA芯片配置接口的最高工作频率,说明其具有较高的配置位流传输效率。另外,通过使用Xilinx Virtex4开发板设计了原型系统,对本文提出的基于片上网络的动态部分可重构系统进行了FPGA板级测试验证。实验结果表明,原型系统正确完成了将可重构节点从加法重构为减法、乘法、或操作与移位操作的功能。(本文来源于《复旦大学》期刊2012-05-26）
部分动态可重构论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
当前基于现场可编程门阵列(FPGA)的动态部分可重构设计已经成为实现硬件加速的最热门方法之一,但分区的方法直接影响可重构区域面积和重配置时间。因此,研究将可重构系统划分为许多可重构模块(RMs),并分配到FPGA上的可重构区域(RRs)的方法具有重要意义。在分析和评价现有分区技术的重构时间和区域面积利用率的基础上,提出了一种新的动态部分可重构方案。该方法基于图形聚类算法对分区过程进行优化,自动寻找最优分区方案,并在重配置过程中实现了可重构区域之间走线的动态连接,最终实现重构时间和区域面积的同时优化,与Vipin算法方案相比,该设计方案的重配置时间减少了约10%,可重构面积减少了约18.5%。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
部分动态可重构论文参考文献
[1].宋曜廷.部分节点失效情况下动态可重构网络修复机制的研究[D].哈尔滨工业大学.2019
[2].谢达,宋林峰,董宜平,胡凯.基于聚类分区算法的FPGA高效动态部分可重构设计[J].电子与封装.2018
[3].徐健,李贺,龚东磊,方明.基于FPGA的动态部分可重构智能I/O接口设计与实现[J].计算机工程.2016
[4].杨恒.基于动态部分可重构FPGA的计算机组成原理实验平台设计[D].山东大学.2015
[5].张吉昕.基于FPGA部分动态可重构技术的划分和调度算法研究[D].武汉理工大学.2014
[6].张宇,范建华,吕遵明,王统祥.FPGA动态部分可重构技术概述[J].计算机与现代化.2014
[7].柴亚辉,张胜辉,黄卫春,刘觉夫,徐炜民.动态部分可重构系统空闲资源全集管理研究[J].计算机科学.2013
[8].张芷英,王俊荣,来金梅.一种适于动态部分可重构的NoC结构[J].复旦学报(自然科学版).2012
[9].肖建,刘波,梅晨,朱敏,杨军.粗粒度部分动态可重构的人脸检测[J].应用科学学报.2012
[10].张芷英.基于片上网络的动态部分可重构系统研究[D].复旦大学.2012