本文主要研究内容
作者李小闯,于强（2019）在《基于FPGA的变M/T归一化测速算法研究》一文中研究指出：针对永磁同步电机的测速问题,提出关于增量编码器的变M/T归一化测速算法,并基于Xilinx FPGA板级系统完成算法设计与实现。通过分析M/T算法在低速范围的局限性,添加速度预测单元实时指导计数脉冲个数选取。为便于算法移植,在算法中引入归一化的设计思想。针对算法中使用较多的乘法器,引入Booth算法降低整体算法设计对FPGA片内DSP的依赖性。仿真结果表明,基于FPGA的变M/T归一化测速算法转速测量误差在±0.4 r/min内,测速响应时间不超过3 ms。
Abstract
zhen dui yong ci tong bu dian ji de ce su wen ti ,di chu guan yu zeng liang bian ma qi de bian M/Tgui yi hua ce su suan fa ,bing ji yu Xilinx FPGAban ji ji tong wan cheng suan fa she ji yu shi xian 。tong guo fen xi M/Tsuan fa zai di su fan wei de ju xian xing ,tian jia su du yu ce chan yuan shi shi zhi dao ji shu mai chong ge shu shua qu 。wei bian yu suan fa yi zhi ,zai suan fa zhong yin ru gui yi hua de she ji sai xiang 。zhen dui suan fa zhong shi yong jiao duo de cheng fa qi ,yin ru Boothsuan fa jiang di zheng ti suan fa she ji dui FPGApian nei DSPde yi lai xing 。fang zhen jie guo biao ming ,ji yu FPGAde bian M/Tgui yi hua ce su suan fa zhuai su ce liang wu cha zai ±0.4 r/minnei ,ce su xiang ying shi jian bu chao guo 3 ms。
论文参考文献
论文详细介绍
论文作者分别是来自计算机应用与软件的李小闯,于强，发表于刊物计算机应用与软件2019年09期论文，是一篇关于增量编码器论文,测速算法论文,归一化论文,计算机应用与软件2019年09期论文的文章。本文可供学术参考使用，各位学者可以免费参考阅读下载，文章观点不代表本站观点，资料来自计算机应用与软件2019年09期论文网站，若本站收录的文献无意侵犯了您的著作版权，请联系我们删除。
标签：增量编码器论文; 测速算法论文; 归一化论文; 计算机应用与软件2019年09期论文;